在实际设计中时序约束参数如何设置？

neoitachi

这些参数都是根据PCB走线长度、驱动器件时序特性、设计内部时钟频率而来的。比如DDR器件要求一定的建立时间Tsu和保持时间th等，走线长度决定输入延时，输出延时，时钟延时。当然这些参数也根据FPGA内部布线结果不同产生变化。你需要做的就是告诉STA工具外部它不知道的参数。然后STA工具会根据这些参数结合自己的布线结果进行分析。

yucaoxilin

回复 12# neoitachi

明白一点了……就是我必须知道设计应该需要什么样的时序，然后就往哪方面约束？谢谢版主帮助！