FPGA工程师们你们经常使用时序约束吗？

gygyg · 发表于 2013-6-10 14:22:03

我是必须使用

falloutmx · 发表于 2013-6-13 09:31:23

一般富裕都比较大，约束用的不多

hcm608 · 发表于 2013-6-13 14:45:45

我还没入门

Timme · 发表于 2013-6-13 22:51:55

只有同时满足以下条件，才可以不加时序约束，并保证100%功能正常：

1.不关心I/O时序
2.运行频率不高
3.整个工程的寄存器都由同一个时钟驱动，而且该时钟走全局时钟网络。

yucaoxilin · 发表于 2013-6-14 08:01:29

想用，但是还不知道怎么用呀……

alpharay · 发表于 2013-6-15 18:37:29

像我们动不动就占用80%，90%资源的设计来说，不做时序和IO约束简直无法想象

qmb3634098 · 发表于 2013-6-15 22:56:52

有没有做时序约束好的方法和教程啊？

574920045 · 发表于 2013-6-18 09:10:07

感觉这要自己摸索吧！！！！

哇哈 · 发表于 2013-6-23 20:37:23

我是使用，正常下应该没悬念啊！

[调查] FPGA工程师们你们经常使用时序约束吗？