EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
查看: 1422|回复: 2

[讨论] 异步FIFO的深度设置和读写时钟频率偏差大小是有关?

[复制链接]
发表于 2013-6-4 09:18:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
一只没有弄明白异步fifo的深度设置和读写时钟频率差有什么关联?
想当然的说,读写频率偏差越大,FIFO的深度是否就应该越深,否则空满判断应该会出问题?

但是没有看到哪个异步FIFO的设计文档中提到读写时钟频率偏差这个问题。

求大牛解惑
发表于 2013-6-11 17:27:54 | 显示全部楼层
去看看cliff cummings关于异步FIFO的经典Paper你就知道了
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-13 09:19:43 | 显示全部楼层


   
去看看cliff cummings关于异步FIFO的经典Paper你就知道了
百度百科 发表于 2013-6-11 17:27




多谢!是否这样:
1、wclk和rclk快慢问题?wclk快,会相对更早产生full,rclk快,会相对更早产生empty。
2、深度问题?因为full和empty都在各自的时钟下至少有3拍延迟,所有深度余量至少大于等于4。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-11 23:18 , Processed in 0.063453 second(s), 12 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表