在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5202|回复: 7

[求助] 共源共栅输入阻抗为负数,求大神指导

[复制链接]
发表于 2013-5-28 16:43:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠  我在做一个功放 输出端暂时按照共轭匹配  但是做输入端的时候 发现输入阻抗实部竟然是负的 放在cadence的标准库中求 同样的结果 求各位大侠指点啊 内牛满面
QQ图片20130528163411.jpg QQ图片20130528163421.jpg
 楼主| 发表于 2013-5-28 18:45:19 | 显示全部楼层
跪求高人指点啊
 楼主| 发表于 2013-5-28 23:50:59 | 显示全部楼层
顶啊  跪求指导啊
 楼主| 发表于 2013-5-29 10:34:55 | 显示全部楼层
顶啊 顶啊
发表于 2013-5-29 12:40:08 | 显示全部楼层
本帖最后由 totowo 于 2013-5-29 12:41 编辑

PA由于Cgd很大,出现instability不出奇。
1、可用串联RC反馈改善稳定性;
2、减小output match的Q值(L减小,C增加);
3、建议带上source的bondwire电感,另外输出端也不应该用共轭匹配;
4、在source或者gate端串联小电阻增加稳定性(牺牲一些增益和效率)。
 楼主| 发表于 2013-5-29 14:10:32 | 显示全部楼层
回复 5# totowo


    万分感谢大神的回复!泪流满面, 跪谢!
发表于 2020-9-15 21:30:21 | 显示全部楼层
顶一下啊
发表于 2022-8-11 12:09:47 | 显示全部楼层
问一下为什么cascode的输出阻抗的实部特别小啊,而CS的输出阻抗实部大小确比较合适,负载是电感
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:21 , Processed in 0.031031 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表