在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7216|回复: 15

[启芯] SoC芯片验证公开课: SystemVerilog for Verification 03 Language basic one

[复制链接]
发表于 2013-5-28 12:40:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Systemverilog作为IEEE-1800,将ASCI设计、验证和断言集中在一起,是目前数字集成电路设计和验证领域最流行的语言。
从2006年至今,基于SystemVerilog的验证方法学快速发展,由此可见,
数字验证工程师必须掌握SystemVerilog。
启芯学堂:QQ群 275855756

发表于 2013-7-7 19:52:44 | 显示全部楼层
Good Stuff
发表于 2013-8-22 14:33:51 | 显示全部楼层
gooooooooooooood
 楼主| 发表于 2013-11-6 21:57:41 | 显示全部楼层
UP UP !
发表于 2013-12-3 22:37:43 | 显示全部楼层
幫你頂一下
发表于 2014-2-28 13:30:59 | 显示全部楼层
顶下
发表于 2014-3-2 21:46:35 | 显示全部楼层
顶起!!!
发表于 2014-3-12 14:10:22 | 显示全部楼层
有ppt何lab么
发表于 2014-5-1 03:44:53 | 显示全部楼层
感谢分享~
发表于 2014-5-4 14:59:47 | 显示全部楼层
非常不错的视频
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 22:09 , Processed in 0.027965 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表