在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7510|回复: 36

xilinx fpga 设计中的跨时钟域问题

[复制链接]
发表于 2007-1-12 21:00:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本文介绍了FPGA 设计中的同步设计原则并对FPGA 设计中的触发器亚稳态问题进行了
阐述本文通过具体的设计实例论证了跨时钟域同步处理的必要性并介绍了一种实现跨时
钟域同步处理的方法和其具体电路

xilinx fpga 设计中的跨时钟域问题.pdf

38.96 KB, 下载次数: 278 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-1-31 09:57:58 | 显示全部楼层
thanks, the name of this document is so good.
发表于 2007-7-9 19:03:53 | 显示全部楼层
谢谢啊,呵呵,!
发表于 2007-8-26 00:49:06 | 显示全部楼层
非常感谢!
发表于 2007-9-4 19:05:52 | 显示全部楼层
thanks a lot
发表于 2007-10-14 12:00:41 | 显示全部楼层
笔试时遇到 没能答出 好好学下
发表于 2007-10-16 09:47:00 | 显示全部楼层
thanks, the name of this document is so good.
发表于 2007-11-25 12:48:26 | 显示全部楼层
very good
发表于 2007-11-27 22:54:01 | 显示全部楼层
有用 ,好好看下
发表于 2007-12-31 18:06:19 | 显示全部楼层
KANKAN
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:58 , Processed in 0.032207 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表