在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 一力为侵

[求助] xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束

[复制链接]
发表于 2015-3-22 23:51:35 | 显示全部楼层
一般来说,双向端口,时钟原语,接口原语,尽量和功能模块隔开,还有bufg这种东西,就算有警告也无所谓,因为它是在器件的正中央,走的是最好的时钟线,如果不是资源紧凑到要用bufr,bufg随便扇出的
发表于 2015-4-30 10:48:17 | 显示全部楼层
学习了
发表于 2015-6-29 18:20:56 | 显示全部楼层
good to know, thanks
发表于 2015-7-3 00:14:20 | 显示全部楼层
约束感觉好难。。。
 楼主| 发表于 2015-7-8 10:50:21 | 显示全部楼层
http://bbs.ednchina.com/BLOG_ARTICLE_241835.HTM
这个贴纸提到的综合黑盒子
 楼主| 发表于 2015-7-8 10:52:24 | 显示全部楼层
发表于 2015-7-8 15:59:13 | 显示全部楼层
谢谢分享
发表于 2015-7-10 21:32:32 | 显示全部楼层
感谢分享!有用
发表于 2015-7-13 10:30:19 | 显示全部楼层
回复 5# 443665663


  很有用
发表于 2015-9-23 14:32:39 | 显示全部楼层
回复 4# 一力为侵


   学习了。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:55 , Processed in 0.027253 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表