在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4915|回复: 11

[资料] some Synopsys SNUG paper about DDR2/DDR3

[复制链接]
发表于 2012-12-24 13:12:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
WB3.3_paper_dhanpathy.rar (1.11 MB, 下载次数: 91 ) Simulation Success with HSIM in DDR DRAM Design.rar (190.66 KB, 下载次数: 75 ) DDR2-533 and Beyond with DesignWare甅emory Interface IP.rar (310.34 KB, 下载次数: 92 ) Constructing Timing Budgets and Improving Timing Margins for DDRn Memory Interfaces.rar (1.15 MB, 下载次数: 122 ) A Unique Approach to High Speed Read FIFO Timing Closure In DDR2_3 Sub-system.rar (531.96 KB, 下载次数: 82 ) High_Speed_Design_Challenges_in_DDR3_2_SDRAM.rar (5.49 MB, 下载次数: 159 ) Working with DDRs in PrimeTime.rar (131.54 KB, 下载次数: 76 ) System level STA methodology with DDR.rar (78.32 KB, 下载次数: 85 ) now studing DDR2/3, those papers seesm good, share it
 楼主| 发表于 2013-1-19 17:19:57 | 显示全部楼层
ding by my self
发表于 2013-3-8 01:15:42 | 显示全部楼层
Thank you
发表于 2013-9-29 10:10:14 | 显示全部楼层
haoxiangbudeuocude
发表于 2013-9-29 10:11:21 | 显示全部楼层
qianbugoulemahde
发表于 2013-9-29 10:12:38 | 显示全部楼层
zailaiyicidheya
发表于 2018-9-29 21:22:19 | 显示全部楼层
Thanks for sharing
发表于 2018-10-8 16:57:26 | 显示全部楼层
下来看看
发表于 2018-11-5 12:31:54 | 显示全部楼层
多谢分享
发表于 2018-11-8 18:17:15 | 显示全部楼层
goodd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 16:04 , Processed in 0.031594 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表