EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 射频微波论坛 › 射频微波论坛 › cadence封装问题


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

查看: 1349|回复: 0

[原创] cadence封装问题

[复制链接]

scucherish

发表于 2012-11-25 20:26:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

最近在使用cadence16.5，遇到一个问题拿出来分享一下。原理图中用到一个变压器元件，在原理图中元件是4个引脚的，该元件也是直接从库里面调出来的，但是用它的datasheet画PCB封装的时候出现了问题。PCB封装是5个引脚，datasheet中看到的实物好像也是四个引脚的，datasheet中也明确说明了其中一个管脚不用，这个问题该怎么处理，是直接画一个四脚的PCB封装还是先画一个五脚的PCB封装然后在设置一下其中一个引脚不用？希望是按后者进行处理，由于是初学者不太熟悉怎么设置，在此请高手不吝赐教！

初学者

[原创] cadence封装问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3