在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6601|回复: 2

[讨论] 请问一下F28335ADC模块的采样时间窗

[复制链接]
发表于 2012-11-21 09:30:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在ADC模块reference guide中
ADC时钟由ADCCLKPS和CPS寄存器确定,但是后面有一个ACQ_PS寄存器是控制扩展采样保持器的脉冲?

请问这究竟是什么意思?采样时间窗究竟起什么作用?
In addition, the ADC can be
tailored to accommodate variations in source impedances by widening the sampling/acquisition period.
This is controlled by the ACQ_PS[3:0] bits in the ADCTRL1 register. These bits do not affect the
conversion portion of the S/H and conversion process, but do extend the length of time in which the
sampling portion takes by extending the start of the conversion pulse
 楼主| 发表于 2012-11-21 09:30:49 | 显示全部楼层
采样窗口的大小确定ADC模块中采样电容的充电时间。
 楼主| 发表于 2012-11-21 09:30:56 | 显示全部楼层
ADC的时钟周期由ADCCLKPS和CPS决定,而ACQ_PS寄存器决定采样窗口的时间是几个ADCCLK,采样窗的作用是对输入的模拟信号进行采样转换。

如外设时钟是150MHz,ADCCLKPS=(0011b),CPS=(0b),ACQ_PS=(0111b),则计算后ADCCLK=25MHz,采样窗口为8个(1/ADCLK).
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:26 , Processed in 0.023576 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表