在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[原创] 后端面试--每日一题(086)

[复制链接]
发表于 2013-8-27 21:11:14 | 显示全部楼层
首先,如果输入信号直接驱动集成电路芯片,可能这个信号会连接到芯片内部的许多逻辑门,即扇出较大。为了解决这个问题,就在输入端添加了一个反相器,这样对于输入信号扇出变成了反相器的两个MOS管;而反相器的信号再生功能用较好地处理了信号的衰减,并使得后续诸多逻辑门的大扇出要求得到满足。驱动这个信号的前级,就可以节省出扇出配额,用于驱动更多的后级芯片。(出处见后面的参考文献)
而且,从前一级的角度来考虑,一般集成电路里最好实现的是反向器、与非门、或非门等这类带有反向的逻辑。对应的缓冲器、与门、或门则需在前面这些反向逻辑的基础上再加上反相器来获得,因此非反向的逻辑单元要比反向的单元来的慢。集成电路为了使速度最优,一般会采取反向的逻辑,输出的信号自然地就带有了一个“非”,用它来驱动后级端口,则自然要使用低电平有效。
以上这些是针对CMOS工艺来说的。
第三,最早的工艺是TTL,它在工作时会产生静态功耗,而且用高电平还是低电平静态功耗相差较大,因此会从这个角度考虑复位信号的高低电平。另外,高低电平不同,其对外界干扰的抵抗能力也有差异。这两点使得在TTL工艺下,比较注意选择置为电平。
现在大多采用CMOS工艺,几乎不存在静态功耗,因此高电平还是低电平置为就与系统设计,以及前述的原因有关。好多情况下,低电平有效的置位信号甚至只是对之前一种设计习惯的延续罢了。
                                                              --------数字设计 原理与实践
 楼主| 发表于 2013-8-27 23:01:55 | 显示全部楼层
如果上面的话都是从那本书里摘录的,那么可以把它丢了
发表于 2013-8-28 10:14:48 | 显示全部楼层
回复 12# 陈涛


    陈老大阐述一下呗,谢谢!
 楼主| 发表于 2013-8-28 10:48:18 | 显示全部楼层
太老了,就像你现在用i5的CPU,人家给你一颗286
随便摘几句
“扇出较大。为了解决这个问题,就在输入端添加了一个反相器”
“现在大多采用CMOS工艺,几乎不存在静态功耗
发表于 2013-8-29 19:28:40 | 显示全部楼层
回复 14# 陈涛


    持续关注
    啥时候给解答呀?
发表于 2013-9-24 16:27:07 | 显示全部楼层
小白,不知道哪个正确。。。。
发表于 2013-9-26 10:50:26 | 显示全部楼层
到底哪一个对啊
发表于 2015-8-8 11:51:12 | 显示全部楼层
求正解!
发表于 2016-6-3 17:19:40 | 显示全部楼层
低电平时电路的阻抗低,噪声造成的电平变化小,也就是说,抗干扰能力更强。
换句话说:低电平有效时干扰把它变成高电平,比高电平有效时干扰把它变成低电平要困难。就是因为低电平阻抗低,所以说低电平有效抗干扰能力强。
发表于 2016-6-3 23:35:49 | 显示全部楼层
我是来学习的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:11 , Processed in 0.027030 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表