一道ASIC设计笔试题，求大神

majia123qwe · 发表于 2012-10-31 10:50:10

回复 32# 超群天晴

所以说两种解法都可以的，关键看电路实际情况。

xmffsf · 发表于 2012-10-31 10:58:51

回复 30# majia123qwe

30楼这样不行的，你这样不是优化，反而会把设计变得更加的复杂，万一前面的输出单元也是你这样弄得呢？那你让你数据下游的模块设计者怎么办？书上看到的……所以宁愿才用硬件复制，也不才用你的这个方法~

falloutmx · 发表于 2012-10-31 14:49:40

30楼的做法有这么一个问题。通常情况下,cm0和cm1肯定引入了外部信号做判断/操作。所以移动cm0或cm1都有可能导致时序结果错误。

majia123qwe · 发表于 2012-10-31 17:41:57

回复 34# xmffsf

对啊，你也说了啊，假如上游或者下游是别人设计的。那么反过来想，如果前后端都在你自己的模块里呢？那么用第二种方法就节约资源了。
我不反对第一种方法，只是说，假如实际电路允许，就尽量用第二种方法。

majia123qwe · 发表于 2012-10-31 17:44:31

回复 35# falloutmx

cm0和cm1“肯定”引入了外部信号做判断/操作
肯定这个词我很不理解，纯运算电路不行么？
总之，要具体问题具体分析了。

我并不反对第一种方法，我只是说，在某些情况下，第二种方法可用，而且更省面积。可能书上推荐的是第一种方法，但是那是通用的处理方案，并不是说就一定是最好的。

xmffsf · 发表于 2012-10-31 19:10:06

回复 37# majia123qwe

呵呵，对的，如果在自己的模块中确实是可以通过移动逻辑的位置来实现时钟的优化。确实：具体问题具体分析不错。

falloutmx · 发表于 2012-11-1 09:13:07

回复 falloutmx

cm0和cm1“肯定”引入了外部信号做判断/操作
肯定这个词我很不理解，纯运算电路不行么 ...
majia123qwe 发表于 2012-10-31 17:44

登录/注册后可看大图

可能我话说得太过了，单从题目给出的有限信息来看你的方法没问题。不过我是这么想的，从简单的门电路来看，只有非门不需要额外的信号。如果没有外部信号，我想不到怎么把1bit转成2bit。

majia123qwe · 发表于 2012-11-1 14:59:46

回复 39# falloutmx

举个最简单的例子，串并转换呗

falloutmx · 发表于 2012-11-1 16:12:56

回复 falloutmx

举个最简单的例子，串并转换呗
majia123qwe 发表于 2012-11-1 14:59

登录/注册后可看大图

组合逻辑咋串并转换。。？

zgj07 · 发表于 2012-11-1 19:31:13

第二种方法不就是传说中的glue logic么……

[求助] 一道ASIC设计笔试题，求大神

站长推荐 /3