在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1973|回复: 5

[求助] FPGA请教高手指导

[复制链接]
发表于 2012-9-25 11:53:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做了一个月的FPGA板级调试,基本情况是这样的,基本上熟悉verilog,和ISE Modlsim软件,本人想做数字前端验证,但是又不知从何下手,请教各位大神来给指点指点。
发表于 2012-9-25 12:00:52 | 显示全部楼层
在大公司,前端验证分 RTL验证和FPGA验证;
在小公司  这些工作都是前端工程师来完成;
 楼主| 发表于 2012-9-25 13:48:28 | 显示全部楼层
回复 1# tianmaoyuan


    谢谢您的指导,我现在主要是新手,所以项目中的RTL级验证我也参与不进去,也没机会参与,就向您说的这活都让工程师干了,我现在在主要给做FPGA板级调试。但是我想学习RTL级功能验证,不知道你有什么要的建议?从软件学起?还是systemverilog学起?还是两者同时来?
发表于 2012-9-25 14:45:54 | 显示全部楼层
学校的学生,表示都是自己学习,FPGA开发流程中的时序仿真、时序分析没做过,主要做算法实现,比较粗糙...
发表于 2012-9-25 23:13:30 | 显示全部楼层
先调通,再想如何能够优化。再想如何能够确保你的设计质量~
发表于 2012-9-26 07:59:01 | 显示全部楼层
个人感觉可以走以下几步:
1. SystemVerilog
2. UVM
3. SystemC
MAKEFILE, TCL. PYTHON. BASH 都要有点了解。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:52 , Processed in 0.024059 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表