在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: patrick007

发一个我做的玩具 MIPS 2000 Core in Verilog

[复制链接]
发表于 2018-5-24 09:36:13 | 显示全部楼层
thanks for sharing
发表于 2018-7-14 10:31:33 | 显示全部楼层
回复 1# patrick007


   楼主厉害,一个人能做到这种程度,做了很久吧
 楼主| 发表于 2018-8-21 10:30:22 | 显示全部楼层
回复 54# uiwjyb

兼职加第一次,确实花了一些时间。这个设计的架构比较简单,但是指令支持相对比较完整,pipeline ctrl需要考虑的点比较多,所以复杂度有点高,利用零散时间做的时候效率比较低。
全职的话,不会很久。
 楼主| 发表于 2018-8-21 10:35:07 | 显示全部楼层
如果各方面比较熟悉,fpga资源也比较熟悉的话。
全职连着做,同样的设计,从草图到rtl,一口气差不多2周可以出。
验证如果做uvm环境的话,还是需要一些时间。
架构再简单,复杂度还是有的。
发表于 2018-11-12 16:53:23 | 显示全部楼层
。。。。。。。。。。。。。。。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:37 , Processed in 0.022338 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表