在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: math123

[解决] 请问ESD I/O管和ESD power clamp管子有什么不同啊?

[复制链接]
发表于 2016-1-6 10:26:33 | 显示全部楼层
学习学习
发表于 2016-1-28 18:04:45 | 显示全部楼层
好帖子好帖子
发表于 2016-4-5 16:18:52 | 显示全部楼层
楼主明白IO esd为什么不能用RC trigger吗
发表于 2016-4-22 13:32:46 | 显示全部楼层
早点看到这帖子就好了....
发表于 2016-5-16 11:13:28 | 显示全部楼层
power clamp 是ESD 中最重要的部分。主要是规划芯片在ESD 冲击下的电流走向...
发表于 2017-3-1 13:04:12 | 显示全部楼层
回复 13# 神般存在


   因为RC触发是建立在以下事实的:  1、 正常上电过程中,上电时间在ms量级;
  2、 HBM模型中,静电的上电时间大约只有10ns;

   正因为这两个时间差的特别远,才可以用RC来分辨这两种情况。

   而一般的I/O口,其变化速度一般无法预测,这个时候用RC触发显得不那么好用。
发表于 2017-4-19 10:25:48 | 显示全部楼层
好帖子好帖子
发表于 2017-5-2 14:36:04 | 显示全部楼层
你可以简单的回顾下esd的发展过程,从最初I/O口单边esd 到双边 再到后来增加电源地的esd clamp,使用esd clamp 后尽量将esd的能量消耗在电源地之间的esd器件上,  对于I/o端的esd 做的小一些。
举个例子 I/O端为双向esd 面积较小, 当对地打正时,如果没有电源地之间的esd clamp通路,此时esd 电流要通过下关snap back 方式 对地泄放电流 能量热量会集中在I/O的下管。但如果存在esd clamp 通路时 较大面积 和低导通阻抗的 另一条通路是存在的,顺偏走IO上管然后 走电源地之间的esd 。(阻抗 是个很关键的东西 自己思考 所以这也是一般对规模芯片 隔一段距离就要 加一组esd clamp的原因)所以增加了esd clamp 后能有效分担I/Oesd的压力和负担,也最后的结果 相同结构下esd clamp 通常要比 I/O的esd 器件尺寸要大
发表于 2017-5-2 15:53:01 | 显示全部楼层
回复 5# peterlau1984

pdf原始链接
http://www.ics.ee.nctu.edu.tw/~mdker/Referred%20Journal%20Papers/1999-Whole-chip%20ESD%20protection%20design%20with%20efficient%20VDD-to-VSS%20ESD%20clamp%20circuits%20for%20submicron%20CMOS%20VLSI.pdf?origin=publication_detail
发表于 2017-5-2 15:56:48 | 显示全部楼层
Whole chip ESD protection_US6730968B1.pdf (73.02 KB, 下载次数: 1154 )
还有篇whole chip ESD的专利~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:59 , Processed in 0.027266 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表