|
发表于 2012-8-25 08:21:24
|
显示全部楼层
一般有分 GGNMOS or SCR ..circuit 都是 nmos diode , SCR 會layout 畫入 p n pn ..
有一說法 SCR 可耐電流大一些 ,但因為 scr 會被 trig ..沒設好 trig點可能會誤動作 , 對 analog來說就是 leakage . GGNMOS 一般不會 .
故多使用 ggnmos , 至於 laYOUT SIZE SCR 可比 GGNMOS 小一點 .
很多 esd 只有 nmos 沒有 pmos , 但當打對 v+ 是沒 path 可流 , 會如此做是因為 很多早期 pmos diode 在 lv來說說會接到 chip 內 低壓5v , LV ESD CELL 是如此 但 esd 會打不過 .
後來乾脆拿掉 , 還有的人是用 高壓 biode (hv process) 來做 p端 esd cell.
比較麻煩是 rf signal 或是 如 pwm 中 zero crossing 用 zcd , 光 ggnmos esd 的電容
就會影響到 ,很多做法是 因為 signal 打低點 或降低 esd 要求 .
因為 zcd 本來就是 低壓很低 ..
對拉 如果是 800v uhv pin .. 不知 esd cell 須不須要 ? 還是說 pull_up uhv
當純電阻 不管他 ?? |
|