自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】

longxigen · 发表于 2012-9-3 21:03:17

膜拜大神！我用FPGA开发工具都只是让它自动跑流程，虽然知道可以手动设置约束，但还没有学习过人工去干预。希望能和大神多多交流！

surge · 发表于 2012-9-4 16:29:17

呵呵，楼主真牛，非常钦佩，我买的DDR PHY要十多万，还是美刀。
你能说说你的PHY是怎么做到吗？当成数字逻辑处理，仅用了双沿采样？还是加了延时线了？

virsim · 发表于 2012-9-4 17:25:05

学习了，受益匪浅

zongkai2003 · 发表于 2012-9-4 18:03:34

回复 1# Timme

可否把这个经验整理成文档，以传后人

Timme · 发表于 2012-9-4 19:39:11

本帖最后由 Timme 于 2012-9-4 19:52 编辑

呵呵，楼主真牛，非常钦佩，我买的DDR PHY要十多万，还是美刀。
你能说说你的PHY是怎么做到吗？当成数字逻 ...

surge 发表于 2012-9-4 16:29

登录/注册后可看大图

就是搭个5级延时链，每级200ps左右，上电时写个校验码逐级读一遍，选最稳定的延时点固定即可。

用的是普通的I/O，不需要特别的器件。ASIC上用STD Cell就能搭出来。

1Gbps左右用这种简单的方法没问题。上到2Gbps应该就不行了，得用DLL。不过DLL也能用STD Cell搭出来。。。

asyou · 发表于 2012-9-12 10:12:36

楼主讲一讲I/O口的约束吧！我比较困惑的是上级器件或是后级器件到本器件的一系列参数是怎么得来的，或是怎样估算一个较为准确的值，比如说PCB走线延迟？使用前级器件的时钟和所有器件使用同一个时钟，这些参数又是怎么得到呢？

arccosx · 发表于 2012-9-12 17:51:26

做个标记，慢慢学习

xuy731 · 发表于 2012-9-12 20:47:24

标记一下，最近也要做个DDR2控制器，不过只要能在CYCLONEIII上，PHY跑到200MHZ就满足带宽要求了

rushiwo1987 · 发表于 2012-9-12 23:52:13

MARK一下，收获很大的样子，再好好看看

a7126317 · 发表于 2012-9-13 21:43:04

谢谢大神指教，收获很大

[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】

站长推荐 /3