在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: xiaoyuzhong

[讨论] 用verilog写一段代码,实现消除一个glitch

[复制链接]
发表于 2015-8-15 09:26:34 | 显示全部楼层
4楼说的对!
只用或门只能消除‘0’ glitch,只用与门只能消除'1' glitch。

另外,楼上其他人的回复老是针对片内信号,即组合逻辑的,实际上既然消除glitch,那肯定是片外的信号,所以可以大于几个周期。
发表于 2015-8-15 09:49:20 | 显示全部楼层
楼主很牛啊
发表于 2015-8-15 15:42:23 | 显示全部楼层
回复 17# matafeiye


    你可以去找一篇老外写的关于两拍消除亚稳态的文章看看,记不得了,里面详细分析了两拍消除亚稳态的原理,并计算了两拍之后出现亚稳态的概率,确实不会完全消除,只是说概率上可以认为亚稳态不会在出现,没有办法完全消除的。
发表于 2015-8-16 13:29:31 | 显示全部楼层
回复 3# zongkai2003


   很好 学习了  谢谢
发表于 2015-9-30 21:27:03 | 显示全部楼层
学习。。
发表于 2019-1-18 11:16:00 | 显示全部楼层
我还是没懂,为啥还有大于一个周期的glitch
发表于 2019-1-18 13:56:50 | 显示全部楼层
多打几拍不行么?用计数器呢?
发表于 2019-1-18 13:57:33 | 显示全部楼层
最后是怎么实现的,楼主贴出来啊
发表于 2020-4-11 17:06:35 | 显示全部楼层
输出应该是与吧?用或怎么消除的? 请大佬解释一下???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:09 , Processed in 0.026288 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表