在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
楼主: erit

[原创] PC和xilinx fpga通过pcie通信的问题

[复制链接]
发表于 2016-5-16 17:57:39 | 显示全部楼层
还是不太明白PCIe的DMA 问题,DMA控制器只能写在EP的APPs层中,那怎么控制写入到pc的内存呢?是不是仍然写入的是EP的内存,只是对于PC而言,地址是可以访问的,而且数据可以一个tlp传输很多的
发表于 2016-5-17 17:23:54 | 显示全部楼层
想问一下,对于PC往EP发送数据的这个写命令,怎样才能让EP端的APPs层接收到的TLP格式是HEADER+n个DATA+eop 的形式?
是不是需要EP发送read request给ROOT Com,ROOT 就会返回这样的格式的TLP回来,EP再去解析这个TLP?
发表于 2016-6-3 15:35:25 | 显示全部楼层
回复 5# eaglelsb


   你好,我对于BAR这个基址寄存器一直不明白,不知道如何使用及它的地址,还有如上述说的ADC的数据是怎么通过PCIE传输的,你能给我详细说说么,这是我qq 1148254999  ,    谢谢
发表于 2017-1-18 15:00:43 | 显示全部楼层
最近也在学习PCIE,不是太懂先记录下
发表于 2017-3-1 23:21:50 | 显示全部楼层
我也在学习这方面的,可以交流一下
发表于 2017-3-3 00:28:53 | 显示全部楼层
我也在学,盼大神指点!
发表于 2017-5-7 09:31:45 | 显示全部楼层
好资料。。
发表于 2017-9-14 16:29:24 | 显示全部楼层
回复 54# engbe


   你可以看看PCIe体系结构的资料,当RC端的PCIe收到memory read/write时,会通过PCIe总线控制器向host主桥请求PCIe总线传输。PCI设备就直接通过局部总线跟DDR进行数据传输。这样PCI外设就可以直接DMA(不需要CPU参与,也不需要CPU侧的DMA控制器参与)访问PC内存了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:49 , Processed in 0.023723 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表