在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: recorner

[求助] DDR3 multi-controller on ML605

[复制链接]
发表于 2014-6-13 10:07:09 | 显示全部楼层
讲的真好,受益匪浅
发表于 2014-11-18 21:57:28 | 显示全部楼层
Gooooooooooooooooooooooooooooooood
发表于 2014-11-24 20:06:58 | 显示全部楼层
mark mark
发表于 2015-3-30 20:46:59 | 显示全部楼层
回复 9# catcat_2

大侠你好!我现在也在使用ddr3做项目。不过现在遇到了地址位宽方面的问题。麻烦您指导下小弟!是这样,我用的是4G的条子,addr_width=rank_width(1)+bank_width(3)+row_width(16)+col_width(10)=30;
我的疑问如下:
      1.我的ddr3是双面的,就是说两面都是8个bank,共16个bank。但是,rank=1能否表明说这是双面,16bank?
      2.由于我使用了axi4总线进行设计,其要求的地址总线的宽度只能是32位的。我通过生成mig的ip核看example_design.发现地址变化
的流程是:产生地址宽度为32位---》进入axi总线为32位-----》进入MIG---》结果输出的就是ddr3_addr,宽度是row_width(16)位,那还
有一个参数是ddr3_ba,是3位的对应的是bank的选择,那么剩下的col_width去哪儿了呢?我往ddr3中写数据的地址是如何变化的?
      谢谢!请帮帮忙!
发表于 2015-3-31 14:39:54 | 显示全部楼层
DDR3做乒乓操作,但是板子上只有一块DDR3
发表于 2015-4-14 19:06:47 | 显示全部楼层
看完帖子,收获很大啊
发表于 2017-1-18 15:39:25 | 显示全部楼层
受益匪浅
发表于 2017-2-17 11:45:02 | 显示全部楼层
谢谢,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:36 , Processed in 0.025558 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表