在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: mmmm11

[资料] 私人珍藏好用的视频显示处理的verilog代码,经fpga验证,望大家仔细学习。

[复制链接]
发表于 2012-7-18 22:06:51 | 显示全部楼层
回复 1# mmmm11


    确实是很实用的东西
发表于 2012-7-19 00:10:04 | 显示全部楼层
回复 1# mmmm11


        mark    mark    mark
发表于 2013-4-11 09:59:46 | 显示全部楼层
非常实用,
发表于 2013-4-25 13:02:46 | 显示全部楼层
tai wusi le ge men er
发表于 2013-4-25 18:43:14 | 显示全部楼层
为什么不打包啊,我是穷人啊
发表于 2013-4-25 22:25:01 | 显示全部楼层
有算法文档吗?
发表于 2013-5-3 11:30:13 | 显示全部楼层
重复了一边?多花了好多信元
发表于 2013-5-7 23:27:27 | 显示全部楼层
compilation error
-- Compiling module osd_write_fifo
** Error: vds.v(4465): near "else": syntax error, unexpected else
发表于 2013-6-25 14:00:01 | 显示全部楼层
嘻嘻嘻嘻嘻啊1
发表于 2013-6-25 21:13:29 | 显示全部楼层
先收藏了再说
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:37 , Processed in 0.028743 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表