在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 没事乱弹琴

verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教

[复制链接]
发表于 2006-8-31 08:15:11 | 显示全部楼层

回复 #1 没事乱弹琴 的帖子

Verilog - SystemVerilog is gaining momentum
发表于 2006-8-31 16:57:02 | 显示全部楼层
欧洲公司多用vhdl
美国大都用verilog
发表于 2006-9-1 00:06:42 | 显示全部楼层

我没听说过

欧洲公司多用vhdl
美国大都用verilog

问问 真的是这样吗?
发表于 2006-9-1 11:11:19 | 显示全部楼层
good!!
发表于 2006-9-1 19:42:10 | 显示全部楼层
用惯了,哪个都好
发表于 2006-9-6 12:56:06 | 显示全部楼层
无所谓,都能做出好的设计来!
发表于 2006-9-8 16:33:36 | 显示全部楼层
都是工具而已,这个问题毫无意义,看你具体的项目制定的需要。重要的是培养相关的专业知识和rtl设计能力
发表于 2006-9-9 10:57:26 | 显示全部楼层
个人认为verilog 比较好用。
发表于 2006-9-9 14:06:55 | 显示全部楼层
现在使用Verilog的人比较多
发表于 2006-9-9 14:11:49 | 显示全部楼层
Verilog的升级版SystemVerilog以后将是主流硬件开发语言,因为systemVerilog在Verilog的基础上增加了SOC的支持和功能验证的支持,它既是硬件描述语言又是硬件验证语言,现在用Verilog,以后用SystemVerilog更容易些。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:42 , Processed in 0.027319 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表