在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: huxiaokai2005

[活动] Xilinx 7系列FPGA使用之CLB探索

[复制链接]
发表于 2012-10-30 14:00:52 | 显示全部楼层
受教学习ing
发表于 2012-11-9 01:13:36 | 显示全部楼层
hehao heqiangda
发表于 2012-11-18 09:56:05 | 显示全部楼层
在ZYNQ,值得参考!
发表于 2012-11-20 15:00:09 | 显示全部楼层
体系结构基本相同,看来V5还可以顶着用几年先
发表于 2012-11-22 21:49:29 | 显示全部楼层
学习了,不错
发表于 2012-12-6 00:23:35 | 显示全部楼层
好高深,貌似看不懂
发表于 2012-12-25 18:21:16 | 显示全部楼层
在对7系列进行RTL设计时,要和以前的版本有所区别才能达到最优啊。
发表于 2012-12-25 20:28:11 | 显示全部楼层
但是基本还是沿用了V6的逻辑结构!
发表于 2012-12-25 21:31:44 | 显示全部楼层
这篇文章很有意义
发表于 2012-12-27 18:50:55 | 显示全部楼层
顶顶顶顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:00 , Processed in 0.027231 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表