在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2211|回复: 1

[求助] IUS仿真用电容器件求助

[复制链接]
发表于 2012-6-6 14:32:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog-A写了一个电容模型,然后生成一个symbol,用cadence AMS仿真,在creat netlist时报错
ncvlog: *E, NOTCMP: unit cap not found while paring.
Fail to compile.
请问这个错误是怎么造成的? 有人说是需要修改CDF属性,如果是CDF属性问题,怎么修改自己写的电容模型的CDF属性?
发表于 2020-3-21 21:16:44 | 显示全部楼层
非常感谢。 我们期待着继续
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:41 , Processed in 0.024112 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表