设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Modelsim前仿真波形与NC-verilog/Active-HDL不一致？ ...
12
返回列表 发新帖
楼主: xiaocat85

[讨论] Modelsim前仿真波形与NC-verilog/Active-HDL不一致？

[复制链接]
唐龙
发表于 2012-3-26 13:53:28 | 显示全部楼层
回复 6# xiaocat85


   Not at all, it's my pleasure.
回复 支持 反对

举报

Asfcells
发表于 2013-3-20 07:25:55 | 显示全部楼层
看到主題進來看看，受益良多。
謝謝分享。
回复 支持 反对

举报

willis
发表于 2019-9-4 14:09:35 | 显示全部楼层
学到了新的东西
回复 支持 反对

举报

炎焱
发表于 2021-11-3 22:17:32 | 显示全部楼层
感谢分享知识
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 10:38 , Processed in 0.019106 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表