在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19942|回复: 9

[求助] formality求助

[复制链接]
发表于 2012-3-14 16:56:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助formality高手。我现在做了一个RTL和netlist(没加JTAG和DFT)的formal,最后报48个fail point,其中16个是是PWR之类管脚,我觉得可以忽略。还有32个是一个data bus 的registers,死活过不了。我把一些log和其中一个point的fail patten发上来了。请大家帮忙看看是什么原因。谢谢了!

***************************** Guidance Summary *****************************
                                         Status
Command                 Accepted   Rejected  Unsupported  Unprocessed  Total
----------------------------------------------------------------------------
architecture_netlist:          7          0          0          0          7
boundary            :         68          0          0          0         68
boundary_netlist    :          6          0          0          0          6
change_names        :       1255        124          0          0       1379
constraints         :         12          0          0          0         12
datapath            :         67          1          0          0         68
environment         :          6          0          0          0          6
instance_map        :        212          0          0          0        212
inv_push            :         73          0          0          0         73
merge               :         59          0          0          0         59
multiplier          :         95          0          0          0         95
reg_constant        :       4908        320          0          0       5228
reg_merging         :        182          0          0          0        182
replace             :        612          0          0          0        612
ungroup             :        649          0          0          0        649
uniquify            :        839         97          0          0        936
ununiquify          :          2          0          0          0          2

Note: If verification succeeds you can safely ignore unaccepted guidance commands.

SVF files read:
  /home/xxxx/work/chin5/run/SYN/ddr/mcm.svf

SVF files produced:
  formality_svf/
    svf.txt
****************************************************************************

Status:  Matching...

*********************************** Matching Results ***********************************
29567 Compare points matched by name
1 Compare points matched by signature analysis
0 Compare points matched by topology
287 Matched primary inputs, black-box outputs
4183(310131) Unmatched reference(implementation) compare points
0(0) Unmatched reference(implementation) primary inputs, black-box outputs
41462(2) Unmatched reference(implementation) unread points
----------------------------------------------------------------------------------------
Unmatched Objects                                                        REF        IMPL
----------------------------------------------------------------------------------------
Black-boxes (BBox)                                                        0      309856
Black-box input pins (BBPin)                                              0      309856
Cut-points (Cut)                                                         18           0
Registers                                                              4165         275
   DFF                                                                   228           0
   Clock-gate LAT                                                          0         267
   Constant 0                                                              0           8
   Constrained 0X                                                       3889           0
   Constrained 1X                                                         48           0
****************************************************************************************

Reference design is 'r:/WORK/mcm'
Implementation design is 'i:/WORK/mcm'

*********************************** Matching Results ***********************************
29567 Compare points matched by name
1 Compare points matched by signature analysis
0 Compare points matched by topology
287 Matched primary inputs, black-box outputs
4183(310131) Unmatched reference(implementation) compare points
0(0) Unmatched reference(implementation) primary inputs, black-box outputs
41462(2) Unmatched reference(implementation) unread points
----------------------------------------------------------------------------------------
Unmatched Objects                                                        REF        IMPL
----------------------------------------------------------------------------------------
Black-boxes (BBox)                                                        0      309856
Black-box input pins (BBPin)                                              0      309856
Cut-points (Cut)                                                         18           0
Registers                                                              4165         275
   DFF                                                                   228           0
   Clock-gate LAT                                                          0         267
   Constant 0                                                              0           8
   Constrained 0X                                                       3889           0
   Constrained 1X                                                         48           0
****************************************************************************************

Status:  Verifying...
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_29_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_27_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_28_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_30_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_25_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_26_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_21_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_22_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_23_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_24_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_15_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_31_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_14_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_19_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_20_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_13_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_18_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_11_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_16_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_12_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_17_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_10_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_9_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_7_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_8_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_6_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_5_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_4_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_3_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_2_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_1_ failed (is not equivalent)
    Compare point mc_mc_mc_U_pbiu_p_rdata_reg_0_ failed (is not equivalent)
    Compare point mc_mc_axi2nif_cgSrc_cg_cg failed (is not equivalent)
    Compare point mc_dCLKSampler_cg_cg_cg failed (is not equivalent)
    Compare point mc_dphy_cb_cb_cb failed (is not equivalent)
    Compare point mc_dCLKSampler_cb_cb_cb failed (is not equivalent)
    Compare point mc_mc_axi2nif_cgSrc_cg_cg failed (is not equivalent)
    Compare point mc_dCLKSampler_cg_cg_cg failed (is not equivalent)
    Compare point mc_dphy_cb_cb_cb failed (is not equivalent)
    Compare point mc_dCLKSampler_cb_cb_cb failed (is not equivalent)
    Compare point mc_mc_axi2nif_cgSrc_cg_cg failed (is not equivalent)
    Compare point mc_dCLKSampler_cg_cg_cg failed (is not equivalent)
    Compare point mc_dphy_cb_cb_cb failed (is not equivalent)
    Compare point mc_dCLKSampler_cb_cb_cb failed (is not equivalent)
    Compare point mc_mc_axi2nif_cgSrc_cg_cg failed (is not equivalent)
    Compare point mc_dCLKSampler_cg_cg_cg failed (is not equivalent)
    Compare point mc_dphy_cb_cb_cb failed (is not equivalent)
    Compare point mc_dCLKSampler_cb_cb_cb failed (is not equivalent)

************ RTL Interpretation Summary ************
************ Design: r:/WORK/mcm
2 FMR_ELAB-147 messages produced

Please refer to the Formality log file for more details,
or execute report_hdlin_mismatches.
****************************************************


***************************** Synopsys Auto Setup Summary ******************************

!!! Synopsys Auto Setup Mode was enabled. !!!
!!! Verification results are valid assuming the following setup constraints: !!!

### RTL Interpretation Setup
   set hdlin_ignore_parallel_case false
   set hdlin_ignore_full_case false
   set hdlin_error_on_mismatch_message false
   set hdlin_ignore_embedded_configuration true

### FSM information
   set svf_ignore_unqualified_fsm_information false

### Test Logic Setup
   set verification_verify_directly_undriven_output false
   For details see report_dont_verify_points and report_constants


For further details on Synopsys Auto Setup Mode: Type man synopsys_auto_setup
****************************************************************************************


********************************* Verification Results *********************************
Verification FAILED
   ATTENTION:  synopsys_auto_setup mode was enabled.
               See Synopsys Auto Setup Summary for details.
   ATTENTION: RTL interpretation messages were produced during link
              of reference design.
              Verification results may disagree with a logic simulator.
   ATTENTION: 16 failing compare points have unmatched undriven signals in their
                reference fan-in.  To report such failing points, use
                "report_failing_points -inputs unmatched -inputs undriven".
              To read about undriven signal handling, use
                "man verification_set_undriven_signals".
----------------------------------------------------------------------------------------
Reference design: r:/WORK/mcm
Implementation design: i:/WORK/mcm
29520 Passing compare points
48 Failing compare points
0 Aborted compare points
0 Unverified compare points
----------------------------------------------------------------------------------------
Matched Compare Points     BBPin    Loop   BBNet     Cut    Port     DFF     LAT   TOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)        8710       0      26       0     157   20521     106   29520
Failing (not equivalent)      16       0       0       0       0      32       0      48
Not Compared
  Constant reg                                                       146       0     146
  Unread                     368       0       0       0       0     399       0     767
****************************************************************************************
Status:  Diagnosing i:/WORK/mcm vs r:/WORK/mcm...
Status:  Diagnosis initializing...
Status:  Analyzing patterns...
    Warning: Failing patterns do not have sufficient coverage for distinct errors. No error candidates identified. Please diagnose a smaller group of points. (FM-420)
    Analysis completed
Status:  Finding matching regions in reference design...
    No matching regions detected in reference design
Info:  Session being saved in minimal format.
Info:  Session containers saved as read-only.

fml.png
 楼主| 发表于 2012-3-15 13:54:01 | 显示全部楼层
re。没人帮助吗?
发表于 2014-3-14 17:23:12 | 显示全部楼层
你增加这个命令试试,应该会好些:
set verification_set_undriven_signal 0:X
发表于 2014-3-14 17:24:24 | 显示全部楼层
还有set hdlin_error_on_mismatch_message false应该定义为true吧;
发表于 2014-4-8 21:47:52 | 显示全部楼层
auto setup  应该可以解决很多问题吧?
发表于 2015-3-11 16:19:20 | 显示全部楼层
感觉不对!不能解决问题
发表于 2017-4-1 18:45:57 | 显示全部楼层
Thank you very much. Oh.
发表于 2018-12-25 17:28:15 | 显示全部楼层
查看rejected的cell
发表于 2018-12-26 13:24:43 | 显示全部楼层
把gui调出来trace啊, 看report没啥用
发表于 2021-3-17 10:30:42 | 显示全部楼层
我也遇到了,是不是加了upf了,一直过不了,请问你解决了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 22:41 , Processed in 0.041846 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表