在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 6532|回复: 29

[原创] Layout Concern about Trace, Ground and Via

[复制链接]
发表于 2012-2-8 04:12:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

附件是小弟研读多方资料后

整理出来的文件   

主要是针对PCB板材上的
Trace, Ground, Via
这三者做介绍

因为以RF角度而言
PCB
零件还没放上去  单单裸版的layout

就决定50%的性能了   所以有必要好好介绍

对了   小弟是台湾的RF工程师   所以文件已转成简体

希望对各位有帮助

Layout Concern about Trace, Ground and Via_簡體中文.rar (871.29 KB, 下载次数: 330 )

发表于 2012-2-9 20:50:07 | 显示全部楼层
kankan
发表于 2012-2-9 22:14:35 | 显示全部楼层
多谢楼主,希望多交流
发表于 2012-2-10 00:20:47 | 显示全部楼层
多谢楼主
发表于 2012-2-14 16:56:43 | 显示全部楼层
感觉还不错,多谢!
发表于 2012-6-19 15:41:12 | 显示全部楼层
写的不错,有自己想法》
发表于 2012-6-23 19:24:33 | 显示全部楼层
好書,好書
发表于 2016-4-6 22:53:53 | 显示全部楼层
下载了,多谢!!
发表于 2016-11-28 13:55:39 | 显示全部楼层
谢谢分享
发表于 2017-4-6 14:52:04 | 显示全部楼层
好书。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:53 , Processed in 0.030270 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表