在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jose_li

[求助] SoC的低功耗设计

[复制链接]
发表于 2012-4-13 09:24:38 | 显示全部楼层
that is right!
发表于 2012-5-11 11:39:48 | 显示全部楼层
补充几个:
LP(low power)总线设计,LP存储系统设计,LP时钟网络,SOC级电源管理,软件优化,状态机优化、并行和流水线结构、信号门控、提前计算、操作数分离、单元缩放、管脚交换。
发表于 2012-5-19 18:02:53 | 显示全部楼层
大部分只会用到power gating,  clock gating吧
其他感觉都要调管子,应该会用到更多的layer
小型IC不划算
发表于 2012-5-19 18:05:59 | 显示全部楼层
foundray厂一般会提供不同的library, High speed, low leackage, standard library
根据频率不同,使用不同的library,应该也可以达到low power
发表于 2012-5-21 18:56:11 | 显示全部楼层
参考low power design methdology
发表于 2012-6-10 18:00:41 | 显示全部楼层
一般来说用clock gating的方法,最狠的就是做成multipower domain的设计,不用的彻底power down,很省电啊!
发表于 2013-3-21 21:25:35 | 显示全部楼层
Multi Vt,power gating ,clock gating
比较普遍。
至于“衬底偏置调节”一般很少用吧,需要lib支持么?偏置调了,timing会不会不同?
发表于 2013-3-23 21:14:41 | 显示全部楼层
不错,好贴,顶起
发表于 2014-4-22 14:41:30 | 显示全部楼层
学习学习
发表于 2014-4-25 10:08:34 | 显示全部楼层
回复 18# wb312_0
最常用的还是Clock Gating的方法
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:24 , Processed in 0.025966 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表