自動為core加上IO pads的Tcl script

zxvc · 发表于 2011-12-22 17:05:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

addPadv2.tcl是我寫的一個Design Compiler的script(目前只支援TSMC 0.18um IO pads，應該也能改成其它製程)。

當我們要為一個core的設計加上IO pads，可以寫一個verilog chip module，然後在它裡面加上IO pads與core，再把它們連起來。
但如果IO的數量太多，手動寫這Verilog chip module就比較麻煩。

addPadv2.tcl這個script它可以用來自動為core的每個port加上pad，不須要手動寫Verilog chip module。
使用方式：
1. 開啟Design Compiler，讀入core design。
2. source addPadv2.tcl

然後這script會建立一個Chip module，裡面有IO pads與原來的core。
要改用別種IO pads(如PDO12CDG)，請自行修改script。

addPadv2.tcl下載：
下載addPadv2.tcl

icfbicfb · 发表于 2011-12-22 22:32:23

有意思，这是我看到第一次脚本下载的，

dreamylife · 发表于 2011-12-26 13:31:19

谢谢！！
楼主的这个很适合学习tcl！~

新手2009 · 发表于 2011-12-27 15:40:20

下来看看

liuyangqwin2 · 发表于 2012-1-2 14:04:03

下来看看

yuanpin318 · 发表于 2012-4-18 18:35:03

Thanks you for your doc

qq8467798 · 发表于 2012-4-25 23:59:56

下来看看，学习学习

wz0806 · 发表于 2012-4-27 17:14:58

不错！！！

my2817 · 发表于 2012-5-17 13:34:42

好，这个不错啊

zzczx · 发表于 2012-5-17 13:44:39

这个有意思

[原创] 自動為core加上IO pads的Tcl script

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3