在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 7690|回复: 12

笔试的一些问题,希望大家帮组.

[复制链接]
发表于 2005-10-22 11:22:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
马上就要毕业了,想去公司做FPGA方面的设计,只是自己对这方面感兴趣,看了一下往年威盛的笔试题,感觉很恐怖,不知道现在临时抱佛脚还管用吗?想了解一些电路仿真时序方面的问题,还有就是下面两个题,那位高手可以给我解惑.
1.how will u write dff using variable alone?
2.一个四级的Mux,其中第二级信号为关键信号,如何改善timing?
thanks in advance.
 楼主| 发表于 2005-10-24 14:57:41 | 显示全部楼层

笔试的一些问题,希望大家帮组.

不是吧,各位版主也不帮忙一下。谢谢大家了!
发表于 2006-9-12 17:05:52 | 显示全部楼层


原帖由 lpch8 于 2005-10-22 11:22 发表
马上就要毕业了,想去公司做FPGA方面的设计,只是自己对这方面感兴趣,看了一下往年威盛的笔试题,感觉很恐怖,不知道现在临时抱佛脚还管用吗?想了解一些电路仿真时序方面的问题,还有就是下面两个题,那位高手可以给我解 ...




1。if(!rst)else if(en) q <= d

2。第二个MUX放最后。
发表于 2006-9-12 17:29:56 | 显示全部楼层
admire!!!!
头像被屏蔽
发表于 2006-9-15 01:40:22 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2006-9-15 14:13:21 | 显示全部楼层
使关键路径延时最短,放置靠近输出。
发表于 2006-9-17 20:22:36 | 显示全部楼层
跟他说,最后MUX用transmission gate,会有什么问题,问死他,呵呵
头像被屏蔽
发表于 2006-9-18 17:18:59 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2006-9-18 17:39:20 | 显示全部楼层
增加延时啊
发表于 2006-9-18 21:50:52 | 显示全部楼层
不对啊,transmission gate mux 很快的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 12:53 , Processed in 0.043480 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表