串并结合的viterbi译码器

摩根对冲 · 发表于 2011-12-13 19:59:16

您需要登录才可以下载或查看，没有账号？注册

x

想做一个基于FPGA的串并结合的viterbi译码器，有没有人可以指导下。帮帮忙呀

bbchgd · 发表于 2011-12-14 19:01:28

有什么问题本人曾经做过

摩根对冲 · 发表于 2012-3-3 17:02:08

就是软判决的分支度量的产生不太明白。我想用3电平的软判决，还有ACS 用基—4蝶形图的那种模式。hehe~~大虾留个q 吧！

摩根对冲 · 发表于 2012-4-17 10:50:13

回复 2# bbchgd

大侠麻烦加个qq吧我的是 1345699343

bbchgd · 发表于 2012-5-8 14:43:09

回复 4# 摩根对冲

QQ 使用很少，直接问，我来想想

bbchgd · 发表于 2012-5-14 11:57:15

软硬判决的主要区别在于：
1  硬译码输入是经过判决后的 "1"  "0"  bit
  所以做距离测量时，用的是汉明距离
2 软译码输入是没有经过判决后的量化数据
  所以做距离测量时，用的是欧式距离

bbchgd · 发表于 2012-5-14 11:58:07

sorry
回复晚了

[求助] 串并结合的viterbi译码器