在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4542|回复: 6

[求助] 請問此電路可以當output stage?

[复制链接]
发表于 2011-11-29 03:36:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請位各位先進,
此種設計有無特定的專有名詞,
本人想了解此種設計可以運用在輸出級?
請問有無相當的研究說明,可否方便告訴我,謝謝.
stage.JPG
发表于 2011-11-29 09:18:06 | 显示全部楼层
圖繪的有問題
 楼主| 发表于 2011-11-30 01:00:56 | 显示全部楼层
回复 2# kwankwaner


    此圖沒有畫錯!
    使用ADS可以執行,
   此電路與CMOS INVERETR同時皆設計為OUTPUT STAGE時,
   此種方式可以降低總功率消耗2~3mW,
   因找不到類似說明與解釋,
  所以想再這兒,請教各位先進
发表于 2011-11-30 09:21:40 | 显示全部楼层
不就是一个source follower吗?
发表于 2011-11-30 15:06:02 | 显示全部楼层
你的这个输出级是用在哪啊?输出与输入加入电容,你的高频信号怎么办?这个馈通会很严重啊!实在想不出有什么优点?请哪位大侠解释一下。
发表于 2011-11-30 15:10:15 | 显示全部楼层
刚才没看清楚,以为是反相器接法,对于你这个电路,做输出级有一个严重的问题,输出摆幅会受限很大的。
 楼主| 发表于 2011-11-30 21:34:24 | 显示全部楼层
回复 5# liiru


    左半邊的電路是VCO
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:06 , Processed in 0.024567 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表