在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[转贴] 后端面试--每日一题(069)

[复制链接]
发表于 2011-11-28 11:31:13 | 显示全部楼层
回复 8# 陈涛


   what about DEF?
发表于 2011-11-28 11:33:07 | 显示全部楼层
design exchange format,是存储 place&route 信息的, 和 icc的design cel view一样的,
是可读的信息,和lef一样的,可以改

cadence是LEF/DEF flow,
synopsis 是FRAM/CEL view flow,
发表于 2011-11-28 11:41:55 | 显示全部楼层
回复 12# icfbicfb


   so .plef file = .lef file ?
and what about .lib file in cadence?
发表于 2011-11-28 11:47:19 | 显示全部楼层
LEF是供PR工具(encounter)用的技术库文件,或者cell的macro描述文件,只涉及到routeing信息和pin信息以及OBS信息。也可以转换为其他工具的PR用文件。
而GDS包含的信息更具体,MOS器件的每一层layer信息都包含在内,是最终tape-out给foundary的数据形式。
发表于 2011-11-28 12:11:44 | 显示全部楼层
回复 13# 1127208631


    plef看具体的语境和文件啊, arm memory的还叫vclef呢,只是个文件后缀名,

实际上是lef的格式,   

.lib就是synopsis的 标准库格式,cadence也认的,
发表于 2011-11-28 12:48:06 | 显示全部楼层
回复 15# icfbicfb


   oh, thanks your reply
发表于 2014-5-6 13:54:30 | 显示全部楼层
学习了,谢谢搂住
发表于 2014-11-25 11:43:49 | 显示全部楼层
回复 17# herrzhou

想问下,def和gds有和区别,可不可以用def文件做drc和lvs检查
发表于 2014-11-25 11:46:43 | 显示全部楼层
回复 14# damonzhao

MOS器件的每一层layer信息都包含在内

这里的信息指的是什么信息,我理解的就是每一层net的连接情况,长度,宽度和间距这些(其实就是位置信息)还有via或者via arry的位置信息 请问还有其他吗
发表于 2014-11-25 13:52:43 | 显示全部楼层
本帖最后由 damonzhao 于 2014-11-25 13:55 编辑

回复 19# 522526tl


   你红字标注的部分,那是针对GDS的(完整的GDS还有有源区,阱,栅氧区等,,,,,),不仅仅是metals和vias
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 13:34 , Processed in 0.029253 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表