在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2020-4-20 15:47:04 | 显示全部楼层
major methodologies in verification use SV
发表于 2020-8-7 19:47:30 | 显示全部楼层
interesting
发表于 2020-10-1 20:45:04 | 显示全部楼层
very useful
发表于 2020-10-16 17:53:42 | 显示全部楼层


哪里useful了
发表于 2020-10-19 09:21:57 | 显示全部楼层
SystemVerilog 好....
发表于 2020-12-3 16:57:19 | 显示全部楼层
SystemVerilog
发表于 2020-12-3 21:23:15 | 显示全部楼层
sv, system C 跟C/C++一样要搞指针,搞不好会溢出
发表于 2021-4-25 10:00:22 | 显示全部楼层
SystemVerilog
发表于 2021-5-21 08:36:26 | 显示全部楼层
前端设计工程师,正在学SV,希望以后还能搞搞验证啥的
发表于 2021-6-3 05:47:06 | 显示全部楼层
基于C/C++的HLS起来以后SystemC又有用武之地了。UVM+SystemC+CPP的验证都有。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:18 , Processed in 0.038318 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表