在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5982|回复: 10

[原创] 外部reset信号去glitch

[复制链接]
发表于 2011-10-24 10:28:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下,外部reset信号如何去glitch,比如由pcb板子上来的信号进入芯片内部,用多少频率的时钟来去glitch

谢谢了,非常感谢
 楼主| 发表于 2011-10-24 18:39:47 | 显示全部楼层
anyone help me
我只想知道用频率是多少的始终来处理外部reset的glitch?
发表于 2011-10-24 22:50:06 | 显示全部楼层
定义个阈值时间,比如10ms,只有超过这个阈值时间的低电平的才认为是一次有效地复位
最后再用本地时钟下的两个DFF同步一下后使用。
 楼主| 发表于 2011-10-25 13:23:06 | 显示全部楼层
谢谢楼上的,你知道的,外部的板子上进入芯片的reset会有很多毛刺,一般会在芯片内部作去毛刺电路,如何来计算用多高的时钟频率来去毛刺?
 楼主| 发表于 2011-10-25 13:24:50 | 显示全部楼层
意思是需要本地时钟频率多大?怎么计算,谢谢
发表于 2011-10-25 14:25:02 | 显示全部楼层
时序电路是不关心毛刺的。reset信号用时钟同步即可。
复位信号上的毛刺可以简单的加电容和电阻滤波,或者采用专用复位芯片。
 楼主| 发表于 2011-10-25 16:50:11 | 显示全部楼层
楼上你的意思是说外部进入chip的reset可以不用处理了?直接可以用,时序电路需要关心reset毛刺问题
发表于 2011-10-25 20:19:04 | 显示全部楼层
针对你板上的实际情况(采集波形)进行分析   
高频干扰  直接挂一个电容即可滤掉
发表于 2011-10-26 09:00:29 | 显示全部楼层
本帖最后由 catcat_2 于 2011-10-26 09:03 编辑

xilinx FPGA的片外复位输入,一般推荐异步复位,同步释放的做法。具体采用多少频率的时钟去去抖动,这个好像没有听FAE说过有什么讲究。一般是先用一个低频的时钟去同步一下,打很多拍。这个时钟有要求就是不受任何复位影响的,一上电就会有的时钟,比如 local bus这种跟CPU接口的工作时钟,就是那种频率比较低,采用系统同步方式的时钟。或者其他接口的片外参考时钟都可以。然后再用其他各个时钟域的时钟去同步这个经过低频时钟打拍之后复位信号,生成其他各个时钟域的复位信号。这个就是xilinx要求的同步复位的做法。需要注意的是各个时钟域的同步复位信号尽量对齐或者时序上靠近一点,当然,如果你的设计里面有先后复位顺序的要求,也没有问题,控制好释放复位的时间就OK了。

还有,这些复位的东西,尽量写到设计的顶层,做一个单独的reset manage模块,这样好管理,而且对于布局布线也有好处。

就懂这些了,个人愚见,希望对你有帮助
 楼主| 发表于 2011-10-26 13:10:02 | 显示全部楼层
非常感谢楼上,只是不知道这个时钟频率该用多少,我知道怎么去glitch
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:48 , Processed in 0.034857 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表