在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11440|回复: 38

[资料] 【Soc设计好帮手】Writing_testbenches_using_SystemVerilog

[复制链接]
发表于 2011-10-15 15:09:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Soc设计好帮手

Writing_testbenches_using_SystemVerilog.pdf

1.93 MB, 下载次数: 510 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-10-27 07:09:45 | 显示全部楼层
OK!Thank!!!
发表于 2011-10-30 17:16:22 | 显示全部楼层
楼主辛苦,入门学习中
发表于 2011-11-2 20:29:13 | 显示全部楼层
tks for sharing
发表于 2011-11-27 18:17:23 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶
发表于 2011-11-28 14:56:20 | 显示全部楼层
kan kan
发表于 2011-12-2 11:52:32 | 显示全部楼层
好东西,谢谢分享
发表于 2011-12-2 16:44:56 | 显示全部楼层
xie xie ni de fenxiang
发表于 2011-12-3 17:00:50 | 显示全部楼层
这是一本好书!
发表于 2011-12-3 17:02:08 | 显示全部楼层
这是一本好书!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 11:15 , Processed in 0.028822 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表