在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2195|回复: 2

[求助] modelsim se 找不到已经编译好的altera 库

[复制链接]
发表于 2011-9-29 14:06:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好, 急求救:
我已经通过quartusii  将 altera library 编译在  modelsim se 6.6a 的 一个目录下,

并且它已经把我的modelsim.ini 修改,如下
altera_ver = C:/modeltech_6.6a/verilog_libs/altera_ver
altera_mf_ver = C:/modeltech_6.6a/verilog_libs/altera_mf_ver
altera_mf = C:/modeltech_6.6a/vhdl_libs/altera_mf
altera = C:/modeltech_6.6a/vhdl_libs/altera
lpm = C:/modeltech_6.6a/vhdl_libs/lpm
lpm_ver = C:/modeltech_6.6a/verilog_libs/lpm_ver

。。。。。。。

我通过modelsim 下建立 project ,进行仿真,
为什么还是找不到一些 仿真库, 我要在start simulation  , library -add, 后才可以仿真,

但是我的modelsim 的library中,有看到编译好的 xilinx altera 的库, 而且xilinx 的工程是可以仿真的。

求助。
 楼主| 发表于 2011-9-30 09:27:27 | 显示全部楼层
问题搞定。

VHDL 不用自己再次添加library, 因为设计工程里面已有包含。

verlog 要在start simulation -> library -〉add.
 楼主| 发表于 2011-9-30 09:30:05 | 显示全部楼层
问题搞定。

VHDL 不用自己再次添加library, 因为设计工程里面已有包含。

verlog 要在start simulation -> library -〉add.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 22:10 , Processed in 0.020748 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表