在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4196|回复: 8

[求助] D触发器D和CLK同时变化,什么时候能采到数据?什么时候采不到?

[复制链接]
发表于 2011-9-23 15:04:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
前仿的时候,触发器D端和CLK端数据同时变化,什么时候能采到数据?什么时候采不到?
之前认为数据在时钟上升沿变化,只能在下一拍采到数。但后来发现,如果数据和时钟都从外部给的,结果就不一定。请高手指教!
发表于 2011-9-23 15:08:29 | 显示全部楼层
正常的仿真器仿真这种情况肯定结果是X啊.没有别的可能.
 楼主| 发表于 2011-9-23 15:46:19 | 显示全部楼层
回复 2# ertss


    我用NC仿的,不同激励有不同结果。不是x
发表于 2011-9-23 15:52:37 | 显示全部楼层
你的代码是怎么写的?
发表于 2011-9-23 15:54:16 | 显示全部楼层
觉得就是建立时间和保持时间那回事儿吧,不满足的话,输出结果就不一定了。
发表于 2011-9-23 15:57:05 | 显示全部楼层
因为你说的是前仿的时候,所以我很好奇你是怎么写的代码描述的这两者同时变化呢?
发表于 2011-9-23 17:00:03 | 显示全部楼层
实际电路中这种情况没什么意义啊,如果是RTL级仿真那的看你的激励是怎么给的了:CLK=1;D=1和D=1;CLK=1还是有区别的。
发表于 2011-9-23 19:15:45 | 显示全部楼层
时间问题?
发表于 2011-9-24 00:49:48 | 显示全部楼层
回复 1# impulse

外部给激励的时候,clk还是按照原来的写法。D端的接口信号用非阻塞赋值
比如:
initial
  begin
    clk = 0;
    forever #2 clk = ~clk;
  end   

initial
  begin
    d <= 0;
    #2 d<=1;
  end

在2个单位时间这个时间点,仿真工具会有很多事件来分成时间步来做,非阻塞赋值是最后的时间步,比clk上升沿变化要玩,下一个clk上升沿才能采到这个d的变化
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 14:51 , Processed in 0.025943 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表