在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2017-12-1 10:37:24 | 显示全部楼层
還是verilog較方便!
发表于 2017-12-6 02:01:14 | 显示全部楼层
Thank you.
发表于 2018-1-8 13:57:33 | 显示全部楼层
只会verilog
发表于 2018-1-9 14:30:51 | 显示全部楼层
Verilog比较好用
发表于 2018-1-22 15:53:58 | 显示全部楼层
两个语言都可以,VHDL略微适合大规模程序维护。
发表于 2018-1-24 11:50:35 | 显示全部楼层
回复 1# buley


    verilog
发表于 2018-1-26 18:59:19 | 显示全部楼层
刚开始用VHDL,后来做其他工程就一直用verilog了
发表于 2018-2-25 18:10:09 | 显示全部楼层
Verilog
发表于 2018-3-5 16:12:41 | 显示全部楼层
都学过,verilog更简洁,写法不冗余
发表于 2018-3-8 13:47:48 | 显示全部楼层
verilog
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:05 , Processed in 0.036262 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表