在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2011-11-6 22:53:35 | 显示全部楼层
看来还是用verilog人比较多
发表于 2011-11-8 12:28:10 | 显示全部楼层
VHDL吧  跟着老板走  老板是老人了
发表于 2011-11-9 10:48:17 | 显示全部楼层
这是一个无所谓的问题。
发表于 2011-11-9 13:23:36 | 显示全部楼层
无所谓,只要用得顺手就行
发表于 2011-11-9 18:14:42 | 显示全部楼层
VHDL和Verilog都用过,不过只是语言而已,主要是你的设计思想
发表于 2011-11-10 14:52:56 | 显示全部楼层
学的时候是verilog 就一直用了
发表于 2011-11-11 13:30:30 | 显示全部楼层
我觉得VERILOG好上手
发表于 2011-11-12 04:02:23 | 显示全部楼层
VERILOG 比較易入手吧  VHDL感覺美系公司比較常用
发表于 2011-11-12 20:33:45 | 显示全部楼层
verilog
发表于 2011-11-18 06:21:50 | 显示全部楼层
VHDL is very good.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:55 , Processed in 0.033511 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表