[已解决]set_input_delay的时间设置

estyzq · 发表于 2011-12-7 15:11:01

回复 9# 531472320

请问你们说的“里面”和“外面”是什么意思呢？
是按照
set_input_delay clk_period * 0.7 ?
set_output_delay clk_period*0.7 ?

keelinx · 发表于 2011-12-7 16:54:06

set_input_delay/output_delay 是设置外面的delay，从而保留芯片内部的IO delay来约束
input io 到flop和 ...
icfbicfb 发表于 2011-9-6 22:25

登录/注册后可看大图

给外面留70%在从input→output有组合路径(input output为同一个时钟域)的情况下是不可能满足要求的，我的设计就有这种路径，所以留给外部的余量小于50%......

keelinx · 发表于 2011-12-7 16:56:16

回复 531472320

请问你们说的“里面”和“外面”是什么意思呢？
是按照
set_input_delay clk_ ...
estyzq 发表于 2011-12-7 15:11

登录/注册后可看大图

里面/外面指的是芯片的里面和外面，无论input还是output，总有一段路径在芯片内部，一段路径在芯片外部，两段路径都有timing delay。

redpill · 发表于 2011-12-7 18:21:01

对滴，因为到端口时，并不是完整的timing path，所以需要这两个描述“外面”的参数。

michaelll · 发表于 2012-1-10 12:47:12

学习了！！

michaelll · 发表于 2012-1-14 22:35:12

回复 6# icfbicfb

请问版主，如果设置的input delay 太大或者太小会影响setup 和 hold time吗？？谢谢。。

estyzq · 发表于 2012-1-15 11:02:54

回复 16# michaelll

有影响。

wlyj000 · 发表于 2012-3-29 11:52:39

回复 17# estyzq

如何影响啊？还有output delay也会有影响吗？大了怎样，小了又会有什么影响

sages · 发表于 2012-4-27 18:12:48

同问，set_input_delay和output_delay会怎样对时序产生影响呢

jn10212141 · 发表于 2012-9-20 14:59:31

学习了~谢谢各位

[求助] [已解决]set_input_delay的时间设置