在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8626|回复: 18

[求助] FPGA不要时钟可以工作不?或者说不外接时钟,可以内部通过延时取反电路生成时钟吗?

[复制链接]
发表于 2011-8-28 22:17:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有没有人在FPGA里面做过这种测试?
谢谢了:)
发表于 2011-8-28 22:40:44 | 显示全部楼层
基本上是不可以的,只有组合逻辑电路不需要时钟。
发表于 2011-8-29 08:06:22 | 显示全部楼层
简单的说,没有时钟,你内部所有的和时钟相关的逻辑都不能用,例如触发器,RAM,PLL,等。
如果你仅仅只用LUT的话,可以不用外部时钟。不过这种用法意义不大。个人认为。。
发表于 2011-8-29 08:16:46 | 显示全部楼层
没有时钟,就只能实现组合逻辑,而不能实现时序逻辑了
发表于 2011-8-29 08:54:44 | 显示全部楼层
楼上说的对,没有时钟只能实现组合逻辑。
 楼主| 发表于 2011-8-29 17:13:24 | 显示全部楼层
用门电路反向来构成时钟,然后通过DCM不行吗?
门级延时也是ns级的,多串几个,不就可以实现100M级的时钟信号了吗?
发表于 2011-8-29 17:51:45 | 显示全部楼层
应该可以用奇数个inverter构成ring osc,但综合的时候可能被综合掉,需要加/* synthesis keep */等防止被优化,可以用lcell调整频率,最终的频率比较难控制,除非添加cell约束。
只是想法,没试过。
 楼主| 发表于 2011-8-29 17:57:43 | 显示全部楼层
恩,谢谢johnli330
发表于 2011-8-30 09:20:48 | 显示全部楼层
内部通过延时取反可以生成时钟,但时钟的频率无法控制,最关键的是这种延时不稳定,因此频率是不稳定的。
 楼主| 发表于 2011-8-30 20:17:42 | 显示全部楼层
只要能生成时钟就OK:)
现在问题是一个FPGA板没有时钟,很多事情都做不了:)
谢谢大家了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:33 , Processed in 0.026851 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表