Xilinx时序约束培训教材

pengyongche · 发表于 2011-8-26 21:50:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

时序约束主要包括周期约束(FFS到FFS，即触发器到触发器)和偏移约束(IPAD到FFS、FFS到OPAD)以及静态路径约束(STA, IPAD到OPAD)等3种。通过附加约束条件可以使综合布线工具调整映射和布局布线过程，使设计达到时序要求。例如用OFFSET_IN_BEFORE约束可以告诉综合布线工具输入信号在时钟之前什么时候准备好，综合布线工具就可以根据这个约束调整与IPAD相连的Logic Circuitry的综合实现过程，使结果满足FFS的建立时间要求。
　　附加时序约束的一般策略是先附加全局约束，然后对快速和慢速例外路径附加专门约束。附加全局约束时，首先定义设计的所有时钟，对各时钟域内的同步元件进行分组，对分组附加周期约束，然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD路径附加约束。附加专门约束时，首先约束分组之间的路径，然后约束快、慢速例外路径和多周期路径，以及其他特殊路径

管理员注：该资料以前已发过
原始资料地址：http://bbs.eetop.cn/thread-159236-1-1.html

etopyes8 · 发表于 2011-8-27 07:21:37

正需要呢。

del_1010 · 发表于 2011-8-27 08:29:39

不错啊，支持一下。

levin.lg · 发表于 2011-8-27 22:22:01

回复 1# pengyongche

good

levin.lg · 发表于 2011-8-27 22:23:40

正需要哦

fxlwpy2000 · 发表于 2011-8-28 15:54:43

高进进阶的必备良药

chengweiquan · 发表于 2011-8-28 22:29:41

thanks!!!!

pppp1130 · 发表于 2011-8-28 22:52:32

感謝你，感恩好東西分享

pppp1130 · 发表于 2011-8-28 23:27:47

重要東西，推推推
看一下先

jianghuboke · 发表于 2011-8-29 09:35:57

thanks for LZ！

[资料] Xilinx时序约束培训教材

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3