在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhujihan

[求助] 为什么电源线上的ESD 不希望有太低的holding voltage?

[复制链接]
发表于 2012-7-12 10:14:46 | 显示全部楼层
回复 15# zhukh

请教:关于ESD,采用什么EDA工具进行分析?您这张图是用什么工具得到的?请推荐一些资料及工具,谢谢!
目前,设计的芯片的ESD是按foundry提供的ESD guide设计的,但达不到要求,想对设计的芯片上的ESD进行仿真分析,请教如何进行分析?
发表于 2012-7-12 17:09:23 | 显示全部楼层
回复 25# albert_eetop


    如果拿不到foundry的process flow,ESD仿真是不准确的,那只是玩玩而已。一般用工艺器件仿真软件,比如Tsuprem、Medici、ISE-TCAD、 Sentaurus and Silvaco
系统级的软件现在也出来了,但是我都没用过,比如:
PathFinder
http://www.apache-da.com/company/news/press-releases/376
Mentor Graphics's product Calibre PERC
http://www.mentor.com/company/news/ic-calibre-perc-mediatek
我那张图是流片后的器件测试结果。
达不到要求得分析器件结构进行优化,这个多半是靠流片测试和经验积累
发表于 2015-9-25 15:01:25 | 显示全部楼层
学习!!!!
发表于 2015-9-26 20:44:53 | 显示全部楼层

标题

回复 13# zhukh
   浙大ESD出来的就是有水平!哈哈!
发表于 2015-11-27 10:49:26 | 显示全部楼层
对于power supply上的ESD保护来讲,因为power supply的驱动是很大的,所以其latch up的要求就比IO上要高,一般而言,Vh > 1.1 * 1.5 * VDD才能够保证完全Safe
发表于 2016-1-5 01:21:26 | 显示全部楼层
latch_up .pdf (131 KB, 下载次数: 193 )
发表于 2016-5-19 16:02:12 | 显示全部楼层
大神好多 厉害
发表于 2016-5-22 11:15:12 | 显示全部楼层
涉及的方方面面实在太多了,还是要多学习经验哎
发表于 2016-12-13 16:57:53 | 显示全部楼层
好贴 赞赞赞
发表于 2016-12-26 22:24:44 | 显示全部楼层
學習了 感謝!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 16:27 , Processed in 0.040745 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表