在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: greenpine

[建议]谁来设计usb控制器

[复制链接]
发表于 2003-11-22 15:13:32 | 显示全部楼层

[建议]谁来设计usb控制器

欢迎!
发表于 2003-11-23 13:49:31 | 显示全部楼层

[建议]谁来设计usb控制器

jacky520  :
        你以前做什么,1.1 or 2.0,全支持吗,我很想找人讨论,留下联系方式如何
  我的信箱  hoboysg@sina.com
发表于 2003-11-25 22:37:25 | 显示全部楼层

[建议]谁来设计usb控制器

low speed 和 full speed的都做过,有点久了,不知道还记得多少,
如果需要的话可以交流 jacky_zql@yahoo.com.cn
发表于 2003-11-27 18:57:01 | 显示全部楼层

[建议]谁来设计usb控制器

我现在写dma,需要添加head chunks,没有找到相关资料,你知道同步传输(iso)中的一个包的前三个字节的意义吗,我猜想是第一个是8‘h00  第二三个字节表长度,你认为对吗,这是一个及其关键的部分
发表于 2003-11-27 18:59:37 | 显示全部楼层

[建议]谁来设计usb控制器

to jacky520:
   我的QQ:26663089   可以QQ联系
发表于 2003-12-1 10:31:28 | 显示全部楼层

[建议]谁来设计usb控制器



下面引用由hoboyong2003/11/27 06:57pm 发表的内容:
我现在写dma,需要添加head chunks,没有找到相关资料,你知道同步传输(iso)中的一个包的前三个字节的意义吗,我猜想是第一个是8‘h00  第二三个字节表长度,你认为对吗,这是一个及其关键的部分

感觉你对协议的理解有问题,ISO传输包和BULK,INT包除了没有握手响应包外没什么其他区别了,就是令牌包(IN packet/OUT packet)+数据包(DATA0/DATA1 etc.)的结构。
令牌包三个字节定义是通用的,PID(1Byte)+ADDR(7bit)+ENDP(4bit)+CRC5(5bit)
至于DMA实现机制就天马行空了,但总得需要MCU/CPU参与吧。
不太清楚你说的head chunks,是FIFO里面的内容还是在SIE中用到的?
发表于 2003-12-4 21:29:42 | 显示全部楼层

[建议]谁来设计usb控制器


下面引用由hoboyong在 2003/11/27 06:57pm 发表的内容:
我现在写dma,需要添加head chunks,没有找到相关资料,你知道同步传输(iso)中的一个包的前三个字节的意义吗,我猜想是第一个是8‘h00  第二三个字节表长度,你认为对吗,这是一个及其关键的部分



感觉你对协议的理解有问题,ISO传输包和BULK,INT包除了没有握手响应包外没什么其他区别了,就是令牌包(IN packet/OUT packet)+数据包(DATA0/DATA1 etc.)的结构。
令牌包三个字节定义是通用的,PID(1Byte)+ADDR(7bit)+ENDP(4bit)+CRC5(5bit)
至于DMA实现机制就天马行空了,但总得需要MCU/CPU参与吧。
不太清楚你说的head chunks,是FIFO里面的内容还是在SIE中用到的?
phlip PDIUSBD12中关于DMA传输是这样说的,要添加或者删除信息头(head chunks),我以为批量传输中数据象控制传输中数据一样有表示整个传输长度的字节(第一个字节),现在我查的资料中发现批量传输中的数据(除掉sync,pid,crc外)没有这个表示长度的字节,于是~~~~~~~我就更纳闷了,是不是phlip有意作弄人,?好像做DMA的人很少,是不是过时了?



发表于 2003-12-5 07:25:11 | 显示全部楼层

[建议]谁来设计usb控制器

<phlip PDIUSBD12中关于DMA传输是这样说的,要添加或者删除信息头(head chunks),我以为批量传输中数据象控制传输中数据一样有表示整个传输长度的字节(第一个字节),现在我查的资料中发现批量传输中的数据(除掉sync,pid,crc外)没有这个表示长度的字节,于是~~~~~~~我就更纳闷了,是不是phlip有意作弄人,?好像做DMA的人很少,是不是过时了?>
其实对于DMA本身实现机制还是比较简单的,无非是DMA长度寄存器,启动/停止控制位,根据这个来实现状态机控制对2端MEMORY的读写信号控制。
至于philips的head chunks,我想是针对BULK/ISO包如何识别是DMA传送包还是MCU/CPU读取该包的标志,有点类似Mass Storage Class的BulkOnly协议中的CBW/CSW包,这种机制是一种自定义的协议,看你怎么做了。

发表于 2003-12-19 04:10:14 | 显示全部楼层

[建议]谁来设计usb控制器

2.0 速度高怕是不容易,我做的最高的也只有40M的逻辑分析仪
linqing171@163.com
发表于 2003-12-22 07:14:46 | 显示全部楼层

[建议]谁来设计usb控制器

2.0除了PHY中的高速模拟PLL及Transceiver部分外,其数字模块的主时钟并不高,按8比特位宽也就60MHz而已,现在的FPGA足够胜任。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 21:56 , Processed in 0.027222 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表