在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[转贴] 后端面试--每日一题(014)

[复制链接]
发表于 2012-2-6 10:49:33 | 显示全部楼层
过来学习一下
发表于 2012-2-14 15:34:08 | 显示全部楼层
学习中。
发表于 2015-8-10 20:23:07 | 显示全部楼层
摘录一段解释
Buffers versus inverters
As input goes into a buffer, the input of the first stage inverter, it only drives the output stage inverter with no wire. Therefore, buffer has a transition time recovery benefit to clock signals.  If a slower transition gets feed into an inverter, the input slow transition will also affect the output transition time directly.  This will cause more skew and jitters in the clock tree, especially, in the high level of clock tree, where long wire is predominant.

When the entire clock tree uses buffers only, at rise clock edge, all clock nets need to be charged up.  VDD power net needs to provide the charge required to raise the entire clock nets. For inverters, input signal will switch in the opposite direction as the output.  Therefore, when using inverters, the simultaneous switching power noise will be reduced.
发表于 2015-10-25 13:08:02 | 显示全部楼层
还是不懂为何inverter不利于skew的调整和branch的重新连接,而buffer就便于作此修改
发表于 2015-10-25 22:45:06 | 显示全部楼层
还是不懂为何inverter不利于skew的调整和branch的重新连接,而buffer就便于作此修改
发表于 2015-10-26 12:01:42 | 显示全部楼层
回复 13# 真我个性


这个解释好精辟!
发表于 2015-11-1 22:18:52 | 显示全部楼层
感谢分享
发表于 2015-11-4 11:53:06 | 显示全部楼层
是不是因为inverter 的话必须保证是双数的地方才能动的原因呢?
buffer tree 随便哪里都行,但是inverter 必须保证不是奇数个的地方
发表于 2019-9-29 13:56:45 | 显示全部楼层
#18 我觉得有理。
发表于 2021-6-20 09:39:30 | 显示全部楼层


Kevin.Chou 发表于 2015-10-25 13:08
还是不懂为何inverter不利于skew的调整和branch的重新连接,而buffer就便于作此修改 ...


inv插就得插一对儿,buffer一个就行了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:50 , Processed in 0.026859 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表