在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2559|回复: 5

[求助] FPGA板级调试,项目太大,求调试方案?????

[复制链接]
发表于 2011-3-10 14:30:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,要在FPGA上调一个完整项目,可是整个系统太大,若分开模块调,各个模块的激励与输出很难施加,即必须整个系统互通才好测试,怎么办,求调试放案???????????谢谢!!!!!!!!!!
发表于 2011-3-10 17:38:39 | 显示全部楼层
为什么很难施加?输入输出不行么,然后分模块调试
发表于 2011-3-10 21:37:05 | 显示全部楼层
大型系统要非常注重前端验证工作,如果做好了,上FPGA就比较会一帆风顺。
FPGA片上调试主要靠chipscope(Xilinx),另外,在相对应的模块内做好status和一些统计信息,可供调试时读出来比较和分析之用也是不错的选择。
发表于 2011-3-10 22:01:59 | 显示全部楼层
信息不太明确,可以考虑去掉不相关的部分,仅就主要数据流进行调试,不知道你说的系统多大,我遇到的比较大的系统这样可以
发表于 2011-3-10 22:52:55 | 显示全部楼层
带CPU,用CPU的debug工具
发表于 2011-3-14 19:48:00 | 显示全部楼层
具体有多复杂?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 03:11 , Processed in 0.038179 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表