设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR SDRAM控制器的VHDL代码已经测试

123 / 3 页下一页

发新帖

楼主: interlm

[资料] DDR SDRAM控制器的VHDL代码已经测试

发表于 2013-2-22 20:11:28 | 显示全部楼层

非常感谢。。

回复支持反对

发表于 2013-4-3 21:32:28 | 显示全部楼层

这个资料没话说好！！！

回复支持反对

发表于 2014-1-28 08:46:58 | 显示全部楼层

幸好没下，是verilog

回复支持反对

发表于 2014-8-12 22:26:23 | 显示全部楼层

这个要看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-8-12 22:28:42 | 显示全部楼层

顶一个

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-8-13 01:21:38 | 显示全部楼层

这个没有Verilog 吗？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-9-5 00:34:24 | 显示全部楼层

好东西，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-9-9 17:29:27 | 显示全部楼层

带走学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-9-15 15:36:01 | 显示全部楼层

THANKS!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-11-10 20:19:43 | 显示全部楼层

非常感谢！

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 20:51 , Processed in 0.034624 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表