在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17194|回复: 22

[求助] 如何用verilog求以2为底的对数

[复制链接]
发表于 2011-1-24 16:11:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请高手指点,如何用verilog求以2为底的对数。
已知要求的数的位宽
希望这个操作能在一个clk内完成
发表于 2011-1-24 16:23:45 | 显示全部楼层
DW_log2
 楼主| 发表于 2011-1-24 22:48:13 | 显示全部楼层
回复 2# down_load


    什么意思?
发表于 2011-1-25 08:01:12 | 显示全部楼层
designware,当然你也可以自己写,但你自己写的效率不一定有这个好。
发表于 2011-1-25 09:25:25 | 显示全部楼层
一个cycle精度要求不高就查表,精度高没法,需要多cycle。
发表于 2011-1-25 19:12:06 | 显示全部楼层
有算法可以实现的。查表是最不可取的方法
发表于 2011-1-25 20:33:36 | 显示全部楼层
用crodic算法啊,像anta2、log这些函数用crodic算法很容易实现且精度很高。1拍时钟估计很难完成的,加几级流水就可以了。
发表于 2011-1-26 09:36:31 | 显示全部楼层
crodic需要很多级。。。。
发表于 2011-1-26 12:55:04 | 显示全部楼层
可以在一个cycle里完成
 楼主| 发表于 2011-1-27 21:43:55 | 显示全部楼层
回复 7# canoeeda
不好意思,什么是crodic算法?我没接触过这个东西,你有相关的资料吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:07 , Processed in 0.029258 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表