在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: love80238023

[求助] memory compiler生成的ram怎么和其他原文件一起用DC综合

[复制链接]
发表于 2017-7-14 05:17:36 | 显示全部楼层
回复 27# Horizon00

不用生成RAM的.vhd或.v,然后与设计的RTL一起综合吗?
发表于 2017-12-18 16:54:25 | 显示全部楼层
学习了
发表于 2017-12-19 16:00:06 | 显示全部楼层
请问,memory compiler怎么使用呢
发表于 2020-7-7 11:20:57 | 显示全部楼层


jackcathy123 发表于 2012-3-11 00:16
回复 1# love80238023

MC生成的ram有很多格式,首先找到对应的.lib文件,然后放到dc中将其转换成.db文件 ...


请问memory compiler生成的双端口RAM含有两个时钟,而这两个时钟有一定的相位差,但是RAM不是在顶层模块调用的,我如何能够约束RAM的两个时钟,产生一定的相位差呢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 01:52 , Processed in 0.017653 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表